第一章 计算机系统概论

了解：计算机软硬件概念；

了解：计算机系统的层次结构；

理解：计算机的基本组成；冯·诺依曼计算机的特点；

理解：计算机的硬件框图及工作过程；

理解：计算机硬件的主要技术指标。

1.计算机软硬件概念

计算机系统由 硬件 和 软件 两大部分组成。硬件是指计算机的实体部分，由看得见摸得着的各种电子元器件组成。软件则是由人们事先编制的具有各类特殊功能的程序组成。

2.计算机系统的层次结构

将高级程序语言翻译成机器语言的软件称为翻译程序，又分为 编译程序 和 解释程序 (翻译一句执行一句) 。

高级语言机器->汇编语言机器->操作系统机器->机器语言机器->微指令系统

3.冯·诺依曼计算机的特点

1）计算机由 运算器 存储器 控制器 输入设备 输出设备 五大部件组成

2）指令和数据以同等地位存放于存储器中，并可按地址寻访

3）指令和数据均用二进制数表示

4）指令由 操作码 和 地址码 组成，操作码用来表示操作性质，地址码表示操作数在存储器位置

5）指令在存储器按 顺序存放

6）机器以运算器为中心，输入输出设备与存储器间数据通过运算器完成

注意：控制器负责从存储器中取出指令,并对指令进行译码

4.计算机硬件框图及工作过程

课本P9~10

现代计算器可认为由三大部分组成：CPU I/O设备 主存储器

ALU(算术逻辑单元)和CU(控制单元)是CPU的核心部件

5.计算机硬件的主要技术指标

1）机器字长

是指CPU一次能处理数据的位数，通常与CPU的寄存器位数有关

2）存储容量

分为主存容量和辅存容量

主存容量：主存中存放二进制代码的总位数，即 存储容量=存储单元个数*存储字长

1字节=8位

3）运算速度

现在普遍采用单位时间内执行指令平均条数衡量，用 MIPS(百万条指令每秒) 作为计量单位，如每秒执行200万条指令记为2MIPS

还有 CPI 执行一条指令所需的时钟周期 或 FLOPS 浮点运算次数每秒 来衡量运算速度

第三章 系统总线

理解：总线的基本概念；

理解：总线的分类；

了解：总线特性、性能指标、总线标准；

理解：总线结构；

掌握：总线的判优控制（链式、计数器、独立请求）

理解：总线通信控制的四种方式。

掌握：波特率、比特率、总线带宽（MBps）

1.总线的基本概念

总线是连接多个部件的信息传输线，是各部件共享的传输介质。

在某一时刻，只允许有一个部件向总线发送信息，多个部件可以同时从总线上接收相同的信息。

2.总线分类

总线的分类：按系统总线传输信息不同，分为数据总线 地址总线 控制总线

数据总线：用来传输各功能部件之间的数据信息，是双向传输总线

地址总线：用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址

控制总线：使各部件能在不同时刻占有总线使用权，是发出各种控制信号的传输线

通信总线：串行通信（长距离）和并行通信（短距离适用）

3.总线特性、性能指标、总线标准

总线特性：机械特性、电气特性、功能特性、时间特性

性能指标：总线宽度、总线带宽、时间同步/异步、总线复用、信号线数、总线控制方式、其他指标（负载能力 电源电压）

总线标准：可视为系统与各模块、模块和模块之间的一个互联的标准界面，如：ISA、EISA、VESA、PCI、AGP、RS-232C、USB总线

4.总线结构

通常分为单总线结构和多总线结构两种。

单总线结构：CPU、主存、I/O设备都挂在一组总线上，但严重影响计算机性能

多总线结构：将速度较低的I/O设备从单总线上分离出来，通过通道连接

5.总线的判优控制

常见的集中控制优先权仲裁方式：

1）链式查询

离总线控制部件最近的设备具有最高优先级，只需几根线就能按一定优先次序实现总线控制，容易扩充设备，但对电路故障敏感，优先级别低的设备可能很难获得请求

2）计数器定时查询

优先级相等，对电路故障不如链式查询方式敏感，但增加了控制线数，控制较复杂

3）独立请求方式

响应速度快，优先次序控制灵活，但控制线数量多，总线控制更复杂。

链式查询只需2根线确定总线使用权，计数器查询需log2n根线，独立请求需2n根线

6.总线通信控制的四种方式

课本P59

同步通信：通信双方由统一时标控制数据传送

异步通信：允许各模块速度不一致，采用应答方式（握手）

半同步通信：保留同步通信基本特点，又允许各模块速度不一致

分离式通信：一般普通微型计算机系统很少采用，略

7.波特率、比特率、总线带宽（MBps）

计算波特率例题 P62：

在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位，7个数据位，1个奇校验位，1个终止位，计算波特率

解：一帧包含1+7+1+1=10位，波特率为(1+7+1+1)*120 = 1200bps(波特)

计算比特率例题P64：

在异步串行传输系统中，若字符格式：1位起始位，8位数据位，1位奇数位，1位终止位。假设波特率1200bps，求比特率

解：1200*(8/11) = 872.72bps，可得知比特率=波特率*(数据位/总位数)

总线带宽类例题

假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率，若想提高一倍数据传输率，可采用什么措施？

解：根据总线时钟频率为100MHz，得

1个时钟周期为1/100MHz = 0.01μs

总线传输周期为0.01μs*4=0.04μs

由总线宽度32位（4字节）

总线数据传输率为4B/0.04μs=100MBps，若要提高一倍数据传输率，可以将宽度变为64位，或时钟频率增加到200MHz

第四章 存储器

理解：存储器分类和存储器的层次结构（速度、容量、价格）

掌握：主存储器的基本组成、性能指标（容量、速度、带宽）

理解：半导体存储芯片的结构和译码驱动方式（线选法、重合法）

了解：SRAM和DRAM的读写原理

掌握：DRAM的刷新方式（集中、分散、异步）

理解：只读存储器分类

掌握：存储器与CPU的连接（会设计、会画图）；

了解：提高访存速度的措施（顺序存储、交叉存储）；

掌握：Cache的基本结构及工作原理、会计算命中率、效率、平均访问时间；

理解：Cache-主存地址映射（直接映射、全相联映射、组相联映射）

了解：Cache的替换算法；

了解：辅助存储器

掌握：存储器容量与寻址范围计算（字节寻址范围、字寻址范围）（正反都要会求）

掌握：存储器扩展技术（位扩展、字扩展、字位同时扩展）

掌握：存储器与CPU的连接（会设计、会画图）；

掌握：存储器的校验（奇偶校验、CRC校验）；

掌握：顺序存储、交叉存储及其带宽计算

掌握：Cache的基本结构及工作原理、Cache-主存地址映射（直接、全相联、组相联）；

掌握：Cache的命中率、平均访问时间、Cache –主存系统效率的计算

理解：Cache的替换算法；

1.存储器分类和存储器的层次结构（速度、容量、价格）

按存储介质分类：半导体存储器、磁表面存储器、磁芯存储器、光盘存储器

按存取方式分类：随机存储器（RAM）、只读存储器（ROM）、串行访问存储器

按在计算机中作用分类：主存储器、辅助存储器、缓冲存储器

存储器层次结构：缓存、主存、辅存

存储器层次结构图

2.主存储器的基本组成、性能指标（容量、速度、带宽）

现代计算机的主存由半导体集成电路构成，驱动器、译码器和读写电路均制作在主存芯片中，MAR和MDR制作在CPU芯片内，存储芯片和CPU可以通过总线连接。 P72

主存的技术指标：存储容量、存储速度、存储器带宽

3.半导体存储芯片的结构和译码驱动方式（线选法、重合法）

译码驱动能把地址线送来的地址信号翻译成对应存储单元的选择信号，存储芯片通过地址总线、数据总线和控制总线与外部连接，地址线是单向输入的，位数与芯片容量有关

译码驱动方式：

线选法：结构简单，适合容量不大的存储芯片

重合法：被选单元是由X，Y两个方向的地址决定的

4.SRAM和DRAM的读写原理

动态RAM和静态RAM比较

类型 DRAM 主存 SRAM 缓存
存储原理 电容 触发器
集成度 高 低
芯片引脚 少 多
功耗 小 大
价格 低 高
速度 慢 快
刷新 有 无

静态RAM采用触发器工作原理存储信息，不需要再生，电源掉电时信息丢失，因此属于易失性半导体存储器

动态RAM靠电容存储电荷原理存储信息，需要在2ms内对存储单元进行再生（刷新），集成度高、功耗低

5.DRAM的刷新方式（集中、分散、异步）

刷新的定义：将原存信息读出，由刷新放大器形成原信息并重新写入

原因：某些存储单元长时间得不到访问，原信息会慢慢消失

（1）集中刷新

在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，这段时间不能进行读写操作，称为 死时间 或 访存死区

（2）分散刷新

对每行存储单元的刷新分散到每个存取周期内完成，不存在死时间，但存取周期边长，系统速度降低

（3）异步刷新

前两种方式的结合，如果将动态RAM刷新安排在CPU对指令译码阶段，可以从根本上提高整机的工作效率

6.只读存储器分类

掌握如下缩写对应的中文MROM、PROM、EPROM、EEPROM、FlashROM

MROM（掩模ROM）：用户无法改变原始状态

PROM：是可以实现一次性编程的只读存储器

EPROM：是一种可擦除可编程的只读存储器（紫外线全部擦除或电气方法可局部擦除）

EEPROM：电可擦除只读存储器

FlashROM：闪速存储器

7.存储器容量与寻址范围计算（字节寻址范围、字寻址范围）

首先要知道以下换算关系：

位—>字节(Bytes)—>KB—>MB

1字节=8位，1KB=1024字节，1MB=1024KB

字节寻址范围

例：一个容量为16MB的存储器，按字节寻址的范围是16M，对应24根地址线（2^24 = 16M），注意这里的2^24指的是字节数，转换为MB要除2个1024

字寻址范围

例：容量为16MB的存储器，若按16位长的存储字寻址，寻址范围？

16MB/16位=(16*1024*1024*8/16)/1024*1024 = 8MB

8.存储器扩展技术（位扩展、字扩展、字位同时扩展）

位扩展：增加存储字长，例如2片1K*4位的芯片组成1K*8位的存储器

字扩展：增加存储器字数量，例如2片1K*8位的芯片组成2K*8位的存储器

字、位扩展：既增加存储器字数量，又增加存储字长，如8片1K*4位芯片组成4K*8位存储器

9.存储器与CPU的连接（会设计、会画图）

参考P48

10.存储器的校验（奇偶校验、CRC校验）

奇偶校验：奇偶校验(Parity Check)是一种校验代码传输正确性的方法。根据被传输的一组二进制代码的数位中“1”的个数是奇数或偶数来进行校验。

CRC校验：循环冗余校验码（CRC），简称循环码，是一种常用的、具有检错、纠错能力的校验码，在早期的通信中运用广泛。循环冗余校验码常用于外存储器和计算机同步通信的数据校验。

11.顺序存储、交叉存储及其带宽计算

例题：设有4个模块组成的四体存储器结构，每个体的存储字长为32位，存取周期为200ns。假设数据总线宽度为32位，总线传输周期为50ns，试求顺序存储和交叉存储的存储器带宽

解：

顺序存储和交叉存储连续读出4个字：32*4=128位

顺序存储存储器连续读出4个字的时间：200ns*4=800ns=8*10^(-7) s

交叉存储存储器连续读出4个字的时间：200ns+(4-1)*50ns=350ns=3.5*10^(-7) s

顺序存储器带宽：128/(8*10^-7) = 16*10^7 bps

交叉存储器带宽：128/(3.5*10^-7) = 37*10^7 bps

12.Cache的基本结构及工作原理

P112

由主存地址映射到Cache地址称为地址映射

（1）直接映射

优点是实现简单，缺点是不够灵活，缓存空间得不到充分利用

（2）全相联映射

允许主存每一字块映射到Cache中任何一块位置上，方式灵活且命中率更高，但所需逻辑电路多且成本高

（3）组相联映射

把Cache分为Q组，每组R块，有i = j mod Q，其中i为缓存组号，j为主存块号

13.Cache的命中率、平均访问时间、Cache –主存系统效率的计算

命中率：h=访问Cache总命中次数/访问Cache总命中次数+访问主存总次数

平均访问时间：ta = h*tc + (1-h)*tm，其中tc为命中时Cache访问时间，tm为未命中时主存访问时间

Cache-主存系统效率：e = tc/ta*100%

例题P111

14.Cache的替换算法

（1）先进先出算法（FIFO)

（2）近期最少使用算法（LRU)

（3）随机法

第五章 输入输出系统

1.I/O设备与主机信息传输的控制方式

程序查询方式、程序中断方式、直接存取方式（DMA）、I/O通道方式、I/O处理机方式

2.中断向量和中断服务程序入口地址的关系

中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。

第六章 计算机的运算方法

原码、补码、反码

原码

对于整数来说，例如：

x=+1100 => [x]原=0,1110

x=-1000 => [x]原=1,1000

对于小数来说，例如：

x=-0.1101 => [x]原=1.1101

补码

作用：化减为加

正数的补码即原码

对于负数，用原码除符号位外每位取反+1，例如：

x=-1010 => [x]原=1,1010 => [x]补=1,0110

变形补码

最高位00表示正无溢出，11表示负无溢出，01和10表示产生溢出

反码

正数的反码即原码

对于负数，用原码除符号位外每位取反，例如：

x=-1101 => [x]原=1,1101 => [x]补=1,0010

移码

对补码符号位取反

定点表示

小数点固定在某一位置的数为定点数，采用定点数的机器称为定点机

小数定点机数的范围 **-(1-2^ -n ) ~ (1-2^ -n) **

整数定点机数的范围 **-(1-2^ n ) ~ (1-2^ n) **

学习指导P132

溢出判断条件

浮点数规格化

将位数最高位为1的浮点数称为规格化数

Booth乘法

首先要求[x]补，[y]补，[-x]补

然后画表格，分别有四部分：部分积、乘数、附加位、说明

浮点运算加

①先写出浮点数的补码表示，例如x=0.1101*2^ 01 ，y=(-0.1010)*^2 11

则[x]补=00,01;00.1101 ，[y]补=00,11;11.0110

②求阶差

[△j]补=[jx]补-[jy]补=00,01+11,01=11,10

因此阶差为-2，x的阶码比y的阶码小，按小阶向大阶看齐的原则，x的尾数右移两位，其阶码+2

[x]'补 = 00,11;00.0011，此时对阶完毕

③尾数求和

00.0011+11.0110=11.1001

则[x+y]补=00,11;11.1001

第七章 指令系统

寻址方式

寄存器寻址

地址码字段直接给出寄存器的编号，故指令较短，节省了存储空间。且操作数不在主存中，寄存器寻址在指令执行阶段无需访存，减少执行时间。

相对寻址

相对寻址的有效地址是将程序计数器PC的内容（当前指令地址）与指令字中的形式地址A相加而成，即EA=(PC)+A。A又称为位移量，当位移量为8位，指令寻址范围在(PC)+127 ~ (PC)-128间

基址寻址

基址寻址需设有基址寄存器BR，其操作数的有效地址EA等于指令字中的形式地址与基址寄存器中的内容相加，即EA=A+(BR)

（有效地址的计算，偏移量范围的计算）

第八章 CPU的结构和功能

屏蔽字

给出响应优先级和处理优先级，写屏蔽字

例如：1->2->3->4 改为 3->1->4->2